

(TRANSLATION) PATENT PFFICE JAPANESE GORVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: January 21, 2000

Application Number: Japanese Patent Application

No. 2000-012946

Applicant (s): TEAC CORPORATION

December 15, 2000

Kouzo Oikawa

Commissioner,
Patent Office

Application certificate No.2000-3105374

日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 1月21日

出 願 番 号 Application Number:


特願2000-012946

ティアック株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年12月15日

特許庁長官 Commissioner, Patent Office 及川耕



特2000-012946

【書類名】

特許願

【整理番号】

P990905A

【提出日】

平成12年 1月21日

【あて先】

特許庁長官殿

【国際特許分類】

G11B

【発明者】

【住所又は居所】

東京都武蔵野市中町3丁目7番3号 ティアック株式会

社内

【氏名】

粕谷 喜朗

【特許出願人】

【識別番号】

000003676

【氏名又は名称】

ティアック株式会社

【代理人】

【識別番号】

100072154

【住所又は居所】

東京都新宿区百人町2-5-8 科研ビル

【弁理士】

【氏名又は名称】

高野 則次

【電話番号】

03-3362-0032

【手数料の表示】

【予納台帳番号】

059754

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】 9702378

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 映像信号再生同期化装置及びこれを有する映像信号再生装置 【特許請求の範囲】

【請求項1】 垂直同期信号を含む映像信号が記録された記録媒体から映像信号を再生するための信号変換ヘッドと、前記記録媒体と前記信号変換ヘッドとの間に相対的走査運動を生じさせるための駆動装置とをそれぞれ有する複数の映像信号再生装置を同期化させるための装置であって、

前記複数の映像信号再生装置の再生信号から垂直同期信号をそれぞれ分離する複数の垂直同期信号分離回路と、

前記複数の垂直同期信号分離回路から得られた複数の垂直同期信号から選択された1つの時間位置を参照時間位置として決定するための参照時間位置決定手段と、

前記参照時間位置決定手段で決定された参照時間位置と前記複数の垂直同期信号分離回路から得られた前記複数の垂直同期信号との位相差を示す信号をそれぞれ得るための複数の位相差信号形成回路と、

前記複数の位相差信号形成回路から得られた複数の前記位相差を示す信号の1 つ又は複数によって前記複数の映像信号再生装置の駆動装置の内の1つ又は複数 を前記位相差を低減するように制御する制御手段と

を備えていることを特徴とする同期化装置。

【請求項2】 前記制御手段は、前記複数の垂直同期信号分離回路から得られた前記複数の垂直同期信号の内で最も位相が進んでいるものに対して前記複数の垂直同期信号の内の残りのものが同期化するように前記複数の駆動装置の内の少なくとも1つを加速制御するものである請求項1記載の同期化装置。

【請求項3】 前記制御手段は、前記複数の垂直同期信号分離回路から得られた前記複数の垂直同期信号の内で最も位相が遅れているものに対して前記複数の垂直同期信号の内の残りのものが同期化するように前記複数の駆動装置の内の少なくとも1つを減速制御するものである請求項1記載の同期化装置。

【請求項4】 前記複数の垂直同期信号分離回路は1フィールド当り1個の パルスを垂直帰線消去期間に含む垂直同期信号を発生するものであり、 前記参照時間位置決定手段は、前記複数の垂直同期信号分離回路から得られた 前記複数の垂直同期信号の内で最も位相が遅れている垂直同期信号の前記パルス の後縁を参照時間位置とするものである請求項1乃至3のいずれかに記載の同期 化装置。

【請求項5】 前記複数の位相差信号形成回路のそれぞれは、クロック入力端子とデータ入力端子とリセット端子と出力端子とを有するD型フリップフロップから成り、前記クロック入力端子は前記垂直同期信号分離回路に接続され、前記データ入力端子は電源端子に接続され、前記リセット端子は前記参照時間位置決定手段に接続され、前記出力端子から前記位相差を示す信号を得るものであることを特徴とする請求項1乃至4のいずれかに記載の同期化装置。

【請求項6】 前記参照時間位置決定手段は、前記複数の位相差信号形成手段としてのD型フリップフロップの出力信号に基づいて参照時間を決定するものである請求項5に記載の同期化装置。

【請求項7】 前記複数の映像信号再生装置は第1及び第2の映像信号再生装置から成り、

前記複数の垂直同期信号分離回路は第1及び第2の垂直同期信号分離回路から成り、

前記複数の位相差信号形成回路は第1及び第2のD型フリップフロップから成り、

前記第1のD型フリップフロップのクロック入力端子は第1のNOT回路を介して前記第1の垂直同期信号分離回路に接続され、

前記第2のD型フリップフロップのクロック入力端子は第2のNOT回路を有して前記第2の垂直同期信号分離回路に接続され、

前参照時間位置決定手段は、ORゲートとNORゲートと参照用D型フリップフロップとを有し、

前記ORゲートの第1及び第2の入力端子は前記第1及び第2の垂直同期信号 分離回路にそれぞれ接続され、

前記NORゲートの第1及び第2の入力端子は前記第1及び第2のDフリップ フロップ出力端子にそれぞれ接続され、 前記参照用D型フリップフロップのクロック端子は前記ORゲートに接続され、そのデータ入力端子は前記NORゲートに接続され、その出力端子は前記第1及び第2のD型フリップフロップのリセット端子にそれぞれ接続されていることを特徴とする請求項5記載の同期化装置。

【請求項8】 前記制御手段は第1及び第2の加算器又は選択回路から成り

前記第1の加算器又は選択回路の一方の入力端子は前記第2の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第1のD型フリップフロップに出力端子に接続され、その出力端子は前記第2の映像信号再生装置の前記駆動装置に接続され、

前記第2の加算器又は選択回路の一方の入力端子は前記第1の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第2のD型フリップフロップの出力端子に接続され、その出力端子は前記第1の映像信号再生装置の前記駆動装置に接続されていることを特徴とする請求項7記載の同期化装置。

【請求項9】 前記制御手段は第1及び第2の減算器又は選択回路から成り

前記第1の減算器又は選択回路の一方の入力端子は前記第1の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第1のD型フリップフロップの出力端子に接続され、その出力端子は前記第1の映像信号再生装置の前記駆動装置に接続され、

前記第2の減算器又は選択回路の一方の入力端子は前記第2の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第2のD型フリップフロップの出力端子に接続され、その出力端子は前記第2の映像信号再生装置の前記駆動装置に接続されていることを特徴とする請求項7記載の同期化装置。

【請求項10】 前記複数の映像信号再生装置は第1及び第2の映像信号再 生装置から成り、

前記複数の垂直同期信号分離回路は第1及び第2の垂直同期信号分離回路から成

り、

前記複数の位相差信号形成回路は少なくとも第1及び第2のD型フリップフロップと第1、第2及び第3の論理回路とを有し、

前記第1のD型フリップフロップのクロック入力端子は前記第1の垂直同期信号分離回路に接続され、

前記第2のD型フリップフロップのクロック入力端子は前記第2の垂直同期信 号分離回路に接続され、

前記第1及び第2のD型フリップフロップのデータ入力端子は電源端子に接続され、

前記第1の論理回路(84)は前記第1及び第2のD型フリップフロップの出力端子から得られるパルスの全てを通過させるものであり、

前記第2の論理回路(81、85)は、前記第1のD型フリップフロップと前記第1の論理回路(84)とに接続され、

前記第1のD型フリップの出力の位相反転信号と前記第1の論理回路(84)の出力とが同一の極性となる期間に対応する時間幅を有するパルスを発生するものであり、

前記第3の論理回路(82、86)は、前記第2のD型フリップフロップと前記第1の論理回路(84)とに接続され、前記第2のD型フリップフロップの出力の位相反転信号と前記第1の論理回路(84)の出力とが同一の極性となる期間に対応する時間幅を有するパルスを発生するものであり、

前記参照時間位置決定手段は、前記第1及び第2のD型フリップフロップが同時に出力パルスを発生した時に前記第1及び第2のD型フリップフロップをリセットするための出力を発生する第4の論理回路(77)を有し、この第4の論理回路(77)の第1及び第2の入力端子は前記第1及び第2のD型フリップフロップの出力端子に接続され、この出力端子は前記第1及び第2のD型フリップフロップのリセット端子にそれぞれ接続されていることを特徴とする請求項1乃至4のいずれかに記載の同期化装置。

【請求項11】 前記複数の映像信号再生装置は第1、第2及び第3の映像信号再生装置から成り、

前記複数の垂直同期信号分離回路は第1、第2及び第3の垂直同期信号分離回路 から成り、

前記複数の位相差信号形成回路は第1、第2及び第3のD型フリップフロップ と第1、第2、第3及び第4の論理回路とを有し、

前記第1のD型フリップフロップのクロック入力端子は前記第1の垂直同期信号分離回路に接続され、

前記第2のD型フリップフロップのクロック入力端子は前記第2の垂直同期信 号分離回路に接続され、

前記第3のD型フリップフロップのクロック入力端子は前記第3の垂直同期信号分離回路に接続され、

前記第1、第2及び第3のD型フリップフロップのデータ入力端子は電源端子に接続され、

前記第1の論理回路(84)は前記第1、第2及び第3のD型フリップフロップの出力端子から得られるパルスの全てを通過させるものであり、

前記第2の論理回路(81、85)は、前記第1のD型フリップフロップと前記第1の論理回路(84)とに接続され、前記第1のD型フリップフロップの出力の前記位相反転信号と前記第1の論理回路(84)の出力とが同一の極性となる期間に対応する時間幅を有するパルスを発生するものであり、

前記第3の論理回路(82、86)は、前記第2のD型フリップフロップと前記第1の論理回路(84)とに接続され、前記第2のD型フリップフロップの出力の前記位相反転信号と前記第1の論理回路(84)の出力とが同一の極性となる期間に対応する時間幅を有するパルスを発生するものであり、

前記第4の論理回路(83、87)は、前記第3のD型フリップフロップと前記第1の論理回路(84)とに接続され前記第3のD型フリップフロップの出力の位相反転信号と前記第1の論理回路(84)の出力とが同一の極性となる期間に対応した時間幅を有するパルスを発生するものであり、

前記参照時間位置決定手段は、前記第1、第2及び第3のD型フリップフロップが同時に出力パルスを発生した時に前記第1、第2及び第3のD型フリップフロップをリセットするための出力を発生する第5の論理回路(77)を有し、こ

の第5の論理回路(77)の第1、第2及び第3の入力端子は前記第1、第2及び第3のD型フリップフロップの出力端子に接続され、この出力端子は前記第1、第2及び第3のD型フリップフロップのリセット端子にそれぞれ接続されていることを特徴とする請求項1乃至4のいずれかに記載の同期化装置。

【請求項12】 前記制御手段は第1及び第2の加算器又は選択回路から成り、

前記第1の加算器又は選択回路の一方の入力端子は前記第1の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第2の論理回路(81、85)の出力端子に接続され、その出力端子は前記第1の映像信号再生装置の前記駆動装置に接続され、

前記第2の加算器又は選択回路の一方の入力端子は前記第2の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第3の論理回路(82、86)の出力端子に接続され、その出力端子は前記第2の映像信号再生装置の前記駆動装置に接続されていることを特徴とする請求項10記載の同期化装置。

【請求項13】 前記制御手段は第1、第2及び第3の加算器又は選択回路から成り、

前記第1の加算器又は選択回路の一方の入力端子は前記第1の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第2の論理回路(81、85)の出力端子に接続され、その出力端子は前記第1の映像信号再生装置の前記駆動装置に接続され、

前記第2の加算器又は選択回路の一方の入力端子は前記第2の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第3の論理回路(82、86)の出力端子に接続され、その出力端子は前記第2の映像信号再生装置の前記駆動装置に接続され、

前記第3の加算器又は選択回路の一方の入力端子は前記第3の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第4の論理回路(83、87)の出力端子に接続され、その出力端子は前記第3の映像信号再生装置の前記駆動装置に接続されていることを特徴とする請求項1

1記載の同期化装置。

【請求項14】 前記複数の映像信号再生装置は第1及び第2の映像信号再 生装置から成り、

前記複数の垂直同期信号分離回路は第1及び第2の垂直同期信号分離回路から成り、

前記複数の位相差信号形成回路は少なくとも第1及び第2のD型フリップフロップから成り、

前記第1のD型フリップフロップのクロック入力端子は前記第1の垂直同期信号分離回路に接続され、

前記第2のD型フリップフロップのクロック入力端子は前記第2の垂直同期信号分離回路に接続され、

前記第1及び第2のD型フリップフロップのデータ入力端子は電源端子に接続され、

前記参照時間位置決定手段は、前記第1及び第2のD型フリップフロップが同時に出力パルスを発生した時に前記第1及び第2のD型フリップフロップをリセットするための出力を発生する論理回路(77)を有し、この論理回路(77)の第1及び第2の入力端子は前記第1及び第2のD型フリップフロップの出力端子に接続され、この出力端子は前記第1及び第2のD型フリップフロップのリセット端子にそれぞれ接続され、

前記制御手段は第1及び第2の加算器又は選択回路から成り、

前記第1の加算器又は選択回路の一方の入力端子は前記第1の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第1のD型フリップフロップの出力端子に接続され、その出力端子は前記第1の映像信号再生装置の前記駆動装置に接続され、

前記第2の加算器又は選択回路の一方の入力端子は前記第2の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第2のD型フリップフロップの出力端子に接続され、その出力端子は前記第2の映像信号再生装置の前記駆動装置に接続され、

ていることを特徴とする請求項1乃至4のいずれかに記載の同期化装置。

【請求項15】 前記複数の映像信号再生装置は第1、第2及び第3の映像信号再生装置から成り、

前記複数の垂直同期信号分離回路は第1、第2及び第3の垂直同期信号分離回路 から成り、

前記複数の位相差信号形成回路は第1、第2及び第3のD型フリップフロップから成り、

前記第1のD型フリップフロップのクロック入力端子は前記第1の垂直同期信 号分離回路に接続され、

前記第2のD型フリップフロップのクロック入力端子は前記第2の垂直同期信号分離回路に接続され、

前記第3のD型フリップフロップのクロック入力端子は前記第3の垂直同期信号分離回路に接続され、

前記第1、第2及び第3のD型フリップフロップのデータ入力端子は電源端子に接続され、

前記参照時間位置決定手段は、前記第1、第2及び第3のD型フリップフロップが同時に出力パルスを発生した時に前記第1、第2及び第3のD型フリップフロップをリセットするための出力を発生する論理回路(77)を有し、この論理回路(77)の第1、第2及び第3の入力端子は前記第1、第2及び第3のD型フリップフロップの出力端子に接続され、この出力端子は前記第1、第2及び第3のD型フリップフロップのリセット端子にそれぞれ接続され、

前記制御手段は第1、第2及び第3の減算器又は選択回路から成り、

前記第1の減算器又は選択回路の一方の入力端子は前記第1の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第1のD型フリップフロップの出力端子に接続され、その出力端子は前記第1の映像信号再生装置の前記駆動装置に接続され、

前記第2の減算器又は選択回路の一方の入力端子は前記第2の映像信号再生装置の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第2のD型フリップフロップの出力端子に接続され、その出力端子は前記第2の映像信号再生装置の前記駆動装置に接続され、

前記第3の減算器又は選択回路の一方の入力端子は前記第3の映像信号再生装置 の前記駆動装置を制御する信号ラインに接続され、その他方の入力端子は前記第 3のD型フリップフロップの出力端子に接続され、その出力端子は前記第3の映 像信号再生装置の前記駆動装置に接続されていることを特徴とする請求項1乃至 4のいずれかに記載の同期化装置。

【請求項16】 更に、前記複数の映像信号再生装置の全部が再生モードにあるか否かを検出する手段を有し、再生モードでない時には前記複数の映像信号再生装置の同期化を禁止する手段を有していることを特徴とする請求項1乃至15のいずれかに記載の同期化装置。

【請求項17】 更に、前記第1、第2及び第3の映像信号再生装置が再生モードであるか否かを示す第1、第2及び第3の再生モード指令信号を発生する第1、第2及び第3の再生モード指令発生手段を有し、前記第1、第2及び第3の再生モード指令信号によって同期化駆動する映像信号再生装置を選択することを特徴とする請求項11記載の同期化装置。

【請求項18】 前記映像信号再生装置はVTRであり、前記駆動装置は、 記録媒体としての磁気テープを定速走行させるためのキャプスタンとこの駆動モータであることを特徴とする請求項1乃至17のいずれかに記載の同期化装置。

【請求項19】 前記位相差を示す信号による前記駆動装置の同期化制御は間欠的な制御であり、この間欠的な制御は再生された映像信号の垂直帰線消去期間に行われることを特徴とする請求項1乃至18のいずれかに記載の同期化装置

【請求項20】 請求項1乃至19のいずれかに記載の同期化装置を有していることを特徴とする映像信号再生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばVTR、DVD等の複数の映像信号再生装置を同期化駆動するための同期化装置及びこれを有する映像信号再生装置に関する。

[0002]

【従来の技術】

複数台のVTR(ビデオテープレコーダ)を同期再生させて複数の表示装置に同時に再生画像を表示すること、又は複数の再生画像を1つの表示装置に同時に表示させることがある。複数の再生装置を同期駆動する場合には、例えば特開昭 52-56513号公報に開示されているように外部の基準信号と再生された映像信号の同期信号との位相比較を行い、ヘッド回転ドラム又はキャプスタンを制御する。

[0003]

【発明が解決しようとする課題】

ところで、同期化回路を外部の基準信号を使用する様に構成すると、基準信号 発生器が必要になり、回路構成が必然的に複雑且つ高価になる。なお、VTRに 類似しているDVD、ビデオCD等の他の映像信号再生装置においても同様な問 顕がある。

[0004]

そこで、本発明の目的は、比較的簡単な構成によって複数の映像信号再生装置を同期化駆動することができる同期化装置及びこれを有する映像信号再生装置を 提供することにある。

[0005]

【課題を解決するための手段】

上記課題を解決し、上記目的を達成するための本発明は、垂直同期信号を含む映像信号が記録された記録媒体から映像信号を再生するための信号変換ヘッドと、前記記録媒体と前記信号変換ヘッドとの間に相対的走査運動を生じさせるための駆動装置とをそれぞれ有する複数の映像信号再生装置を同期化させるための装置であって、前記複数の映像信号再生装置の再生信号から垂直同期信号をそれぞれ分離する複数の垂直同期信号分離回路と、前記複数の垂直同期信号分離回路から得られた複数の垂直同期信号から選択された1つの時間位置を基準時間位置即ち参照時間位置として決定するための参照時間位置決定手段と、前記参照時間位置決定手段で決定された参照時間位置と前記複数の垂直同期信号分離回路から得られた前記複数の垂直同期信号との位相差を示す信号をそれぞれ得るための複数

の位相差信号形成回路と、前記複数の位相差信号形成回路から得られた複数の前 記位相差を示す信号の1つ又は複数によって前記複数の映像信号再生装置の駆動 装置の内の1つ又は複数を前記位相差を低減するように制御する制御手段とを備 えていることを特徴とする同期化装置に係わるものである。

[0006]

なお、請求項2に示すように、位相が遅れている再生装置の駆動装置の加速制 御によって複数の再生装置を同期化することができる。

また、請求項3に示すように位相が進んでいる再生装置の駆動装置の減速制御 によって複数の再生装置を同期化することができる。

また、請求項4に示すように参照時間位置は最も位相が遅れている垂直同期信 号に基づいて決定することが望ましい。

また、請求項5に示すように位相差信号形成手段をD型フリップフロップで構成することが望ましい。

また、請求項6に示すように、D型フリップフロップの出力信号に基づいて参 照時間位置を決定することが望ましい。

また、請求項7に示すように、位相差信号形成回路を第1及び第2のD型フリップフロップとし、参照時間位置決定手段を例えば図5に示すDRゲート65と、NORゲート66とD型フリップフロップ64とで構成することができる。

また、請求項8に示すように、制御手段を第1及び第2の加算器又は選択回路 とし、加速制御することができる。なお、選択回路は図18で符号90で示すも ののように2つの入力のいずれか一方のみを選択して出力するものである。

また、請求項9に示すように、制御手段を第1及び第2の減算器又は選択回路 とし、減速制御することができる。

また、請求項10に示すように、第1及び第2のD型フリップフロップの出力 段に第1、第2及び第3の論理回路を付加することができる。なお、第1の論理 回路は、例えば図12のORゲート84であり、第2及び第3の論理回路は例え ば図12のANDゲート85,86である。

また、請求項11に示すように第1、第2及び第3の映像信号再生装置を同期 化することができる。 また、請求項12及び13に示すように請求項10及び11の制御手段を加算器 又は選択回路とすることができる。

また、請求項12及び13の請求項14及び15に示すように制御手段を減算 器又は選択回路とすることができる。この場合には、減算器を図17に示すよう に設けることが望ましい。

また、請求項16に示すように同期化禁止手段を設けることができる。この同期化禁止手段は、例えば、図5及び図16におけるVTR状態判定回路50とANDゲート68、又は図12におけるANDゲート71,72,73,85,86,87、又は図17のANDゲート71、72、73、85,86,87、である。

また、請求項17に示すように3台以上の映像信号再生装置を同期化することができるように構成し、停止中又は非接続中の映像信号再生装置がある場合には、このための同期化回路を非動作状態にすることが望ましい。この制御は、例えば、図12のANDゲート85,86,87又は図17のANDゲート85、86、87、によって行われる。

また、請求項18に示すように映像信号再生装置をVTRとし、駆動装置をキャプスタン駆動モータとすることができる。

また、請求項19に示すように同期化制御を垂直帰線消去期間に行うことが望ましい。

また、請求項20に示すように同期化装置を映像信号再生装置に一体化することができる。

[0007]

【発明の効果】

各請求項の発明によれば、複数の映像信号再生装置で再生された複数の垂直同期信号の1つに対応するように参照時間位置を決定し、この参照時間位置と複数の垂直同期信号との位相差を示す信号を形成し、この信号に基づいて駆動装置を制御するので、同期化回路の小型化及び低コスト化を図ることができる。

また、請求項5~15の発明によれば、D型フリップフロップによって位相差を 示す信号を容易に作ることができる。 また、請求項6~15の発明によれば、参照時間位置を容易に決定することができる。

また、請求項16及び17の発明によれば制御の誤動作を防ぐことができる。

また、請求項19の発明によれば、同期化制御が垂直帰線消去間で行われるので、再生画像に影響しないように同期化させることができる。

[0008]

【実施形態及び実施例】

次に、図1~図17を参照して本発明の実施形態及び実施例を説明する。

[0009]

【第1の実施例】

まず、図1~図9に基づいて第1の実施例の映像信号再生システムを説明する

[0010]

第1の実施例の再生システムは、図1に概略的に示すように、再生装置としての第1及び第2のVTR1a、1bと、第1及び第2の表示装置2a、2bと、同期化装置3とから成る。第1及び第2のVTR1a、1bは相互に関係を有する第1及び第2の映像信号を記録及び再生し、再生時には再生された映像信号を周知のTVモニタから成る第1及び第2の表示装置2a、2bに送る。なお、第2の表示装置2bを省き、破線で示すように第2のVTR1bの第2の映像信号を第1の表示装置2aに送り、第1及び第2の映像信号に基づく第1及び第2の画像を1つの表示面に同時に表示することもできる。

第1及び第2のVTR1a、1bに結合された同期化装置3は、第1及び第2のVTR1a、1bの再生出力から垂直同期信号を抽出し、これに基づいて第1及び第2のVTR1a、1bの再生時の同期化制御を行うものである。

[0011]

図2は図1の第1及び第2のVTR1a、1bを詳しく示すものである。第1 及び第2のVTR1a、1bは実質的に同一に構成されているので、実質的に同 一の部分には同一の参照数字を付し、第1及び第2のVTR1a、1bを区別す るために添字a、bを付し、第1のVTR1aのみを詳しく説明し、第2のVT R1bの詳しい説明を省略する。

[0012]

磁気テープ記録再生装置としてのVTR1aは、例えば周知のVHS型VTRと本質的に同一に構成されている。このVTR1aで使用されるテープカセット4aは一対のリール5a、6aに巻回された磁気テープ7aを有する。記録媒体としての磁気テープ7aには、NTSC方式やPAL方式等の所謂標準テレビジョン方式に従う複合映像信号(ビデオ信号)が斜めトラック形式で記録されている。複合映像信号は、周知のように垂直同期信号を含み、且つ垂直帰線消去期間を除いた部分に映像情報が記録されている。また、磁気テープ7aには周知のコントロール信号がテープ7aの長手方向に沿って記録されている。

なお、この実施例では、第1及び第2の磁気テープ7a、7bに相互に関係を 有する第1及び第2の映像信号が記録されている。

[0013]

磁気テープ7aは複数のガイドピンに案内されて回転ドラム8aにΩ状に巻き付けられている。また、磁気テープ7aは斜めトラックの走査を行うためにドラム8aの軸に対して傾斜した状態にドラム8aに巻き付けられている。ドラム8aには信号変換ヘッドとして対の磁気ヘッド9a、10aが取り付けられている。対の磁気ヘッド9a、10aは複合映像信号を記録及び再生するものであって、ドラム8aと共にモータ11aによって回転される。なお、図2において、磁気ヘッド9a、10a及びこの電気的接続は概略的又は説明的に示されている。

[0014]

テープ 7 a の走行経路には、それぞれ周知のコントロールヘッド 1 2 a、オーディオヘッド (図示せず)、消去ヘッド (図示せず)、キャプスタン 1 3 a、ピンチローラ 1 4 a 等が配置されている。テープ 7 a を一定速度で走行させるためのキャプスタン 1 3 a にはこれを回転するためのモータ 1 5 a が結合されている。また、各モータ 1 1 a、 1 5 a には速度制御のために周知のタコメータ (回転速度計) 1 6 a、 1 7 a がそれぞれ結合されている。また、ドラム 8 a には周知のヘッド切換位置決定用の被検出部 1 8 a が設けられ、この回転通路に沿って周知のヘッド切換位置検出ヘッド (PGヘッド) 1 9 a が配置されている。

[0015]

VTR1aは、更に、テープ走行装置20a、信号処理回路21a、コントローラ22a、ドラムモータ駆動回路23a、キャプスタンモータ駆動回路24a 等を有する。

テープ走行装置20aはコントローラ22aの制御に基づいてテープカセット 4aのリール5a、6aを駆動する周知の装置である。

信号処理回路21 a は対の磁気ヘッド9 a、10 a に接続され、再生信号の処理及び記録信号の処理を行う。即ち、信号処理回路21 a は周知のヘッド切換回路、ビデオ増幅器、FM復調器等を含む再生信号処理回路と、記録のためのFM変調器と記録増幅器等を含む記録信号処理回路とから成る。信号処理回路21 a は複合映像信号を出力するための第1及び第2の出力端子25 a、26 a に接続されている。

コントローラ22aはコントロールヘッド12a、タコメータ16a、17a 、ヘッド切換位置検出ヘッド19a、テープ走行装置20a、信号処理回路21 a、2つの駆動回路23a、24a、及び同期化装置3に接続されている。

[0016]

コントローラ22aはCPU即ちマイコンを含んで各種の制御を司る周知の制御手段であり、等価的に図3に示すようにドラムモータサーボ回路31aと、テープ走行制御回路32aと、信号処理制御回路33aと、キャプスタンモータサーボ回路34aと、再生指令回路35aと、テープ終端検出回路36aと、同期信号分離制御回路37aとを有する。

ドラムサーボ回路31aはヘッド切換位置検出ヘッド19aの出力及びタコメータ16aの出力に基づいてドラムモータ11aの制御信号を形成し、図2の駆動回路23aに送る。

テープ走行制御回路32aは図2のテープ走行装置20aを制御する信号を形成する。

信号処理制御回路33aは図2の信号処理回路21aを制御するための信号を 形成する。

キャプスタンモータサーボ回路34aはコントロールヘッド12a及びタコメ

ータ17aの出力に基づいてテープ7aを所望速度で走行させるようにキャプスタンモータ15aを制御する信号を形成し、キャプスタン駆動回路24aと第1の外部接続端子38aとに送る。

再生指令回路35aは、再生ボタン(図示せず)の操作に応答して再生モードを示すプレイ信号を作成して第2の外部接続端子39aに送る。プレイ信号は第2の外部接続端子39a以外にも供給されるが、図3ではこの供給回路が省略されている。

テープ終端検出回路36aはテープ7aが記録再領域の終端(EOT)に至っているか否かを示す信号を第3の外部接続端子40aに送る。

同期信号分離制御回路37aは、垂直同期信号の分離を制御するための信号を 第4の外部接続端子41aに送る。

[0017]

図4は、図1及び図2のVTR1a、1bの一部と同期化装置3を示すブロック図である。アダプタ構成の同期化装置3は、第1及び第2の垂直同期信号分離回路42a、42bと同期化信号作成回路43とから成る。

第1の垂直同期信号分離回路42 a は第1のVTR1 a の第2の映像信号出力端子26 a に接続されている。第2の垂直同期信号分離回路42 b は第2のVTR1 b の第2の映像信号出力端子26 b に接続されている。また、第1の垂直同期信号分離回路42 a は図3に示すコントローラ22 a の第4の外部接続端子41 a を介して同期信号分離制御回路37 a に接続されている。また、第2の垂直同期信号分離回路42 b は第2のVTR1 b のコントローラ22 b の第4の外部接続端子41 b に接続されている。第1及び第2の垂直同期信号分離回路42 a、42 b は、第1及び第2のVTR1 a、1 b から得られた第1及び第2の複合映像信号の周知の垂直同期パルスを周知の方法でそれぞれ検出し、1フィールド期間に1個の方形波パルスを同期化信号作成回路43に送る。この垂直同期信号分離回路42 a、42 b を第1及び第2のVTR1 a、1 b 側に設けることができる。なお、垂直同期信号の分離はテレビジョン技術の分野で周知であるので、詳しい説明は省略する。

[0018]

同期化信号作成回路43は第1及び第2の垂直同期信号分離回路42a、42bにライン44a、44bで接続されていると共に、ライン45a、46a、47aによって第1のVTR1aの第1、第2及び第3の外部接続端子38a、39a、40aに接続され、更に、ライン45b、46b、47bによって第2のVTR1bの第1、第2及び第3の外部接続端子38b、39b、40bに接続されている。また、同期化作成回路43の第1及び第2の出力ライン48a、48bは第1及び第2のVTR1a、1bの第5の外部接続端子49a、49bを介してそれぞれのキャプスタンモータ駆動回路24a、24bに接続されている

[0019]

同期化信号作成回路43はライン44a、44bで与えられた第1及び第2の 垂直同期信号の相互間の位相差を検出し、一方の垂直同期信号を基準にして他方 の垂直同期信号がこれに追従するようにキャプスタンモータ15a、15bを制 御するための同期化信号を作成する。

[0020]

同期化信号作成回路43は図5に詳しく示すように、VTR状態判定回路50 と、参照時間位置決定回路51と、NOT回路52、53と、第1及び第2の位 相差信号形成回路即ち位相比較手段としてのD型フリップフロップ54、55と 、制御手段としての第1及び第2の加算器56、57とから成る。

[0021]

VTR状態判定回路50は、第1及び第2のVTR1a、1bを同期化駆動可能か否かを判定するものであり、2つのNOT回路58、59と第1、第2及び第3のANDゲート60、61、62から成る。なお、ANDゲート60、61、62を入力反転型即ち負論理のNORゲートとすることもできる。第1のANDゲート60の一方の入力端子はライン46aを介して図3の再生指令回路35aに接続され、他方の入力端子はNOT回路58とライン47aを介して図3のテープ終端検出回路36aに接続されている。第2のANDゲート61の一方の入力端子はライン46bを介して第2のVTR1bのコントローラ22bにおける図3の再生指令回路35aに相当するものに接続され、他方の入力端子はNO

T回路59とライン47bとを介して第2のVTR1bのコントローラ22bにおける図3のテープ終端検出回路36aに対応するものに接続されている。第3のANDゲート62の一方の入力端子は第1のANDゲートに接続され、他方の入力端子は第2のANDゲートに接続され、この出力ライン63は図5の参照時間位置決定回路51に接続されている。従って、第1及び第2のVTR1a、1bの両方が再生状態であり、且つ第1及び第2のVTR1a、1bのテープ7a、7bがテープ終端に至っていない時に、論理の1即ち高レベルの同期化駆動可能を示す信号がライン63に送出される。

[0022]

図5の参照時間位置決定回路51は、D型フリップフロップ64と、第1及び 第2のORゲート65と、NORゲート66と、NANDゲート67と、AND ゲート68とから成る。なお、NORゲート66を負論理のANDゲートに変え ること、また、ANDゲート68を負論理のNORゲートに変えることができる 。ORゲート65の第1及び第2の入力端子はライン44a、44bによって図 4の第1及び第2の垂直同期信号分離回路42a、42bにそれぞれ接続され、 この出力端子はD型フリップフロップ64のクロック入力端子Tに接続されてい る。NORゲート66の一方の入力端子は第1のD型フリップフロップ54の出 力端子Qに接続され、この他方の入力端子は第2のD型フリップフロップ55の 出力端子Qに接続され、この出力端子はD型フリップフロップ64のデータ入力 端子Dに接続されている。NANDゲート67の2つの入力端子は第1及び第2 のD型フリップフロップ54、55の出力端子Qにそれぞれ接続されている。A NDゲート68の一方の入力端子はVTR状態判定回路50の出力ライン63に 接続され、この他方の入力端子はNANDゲート67に接続され、この出力端子 は参照用即ち基準用D型フリップフロップ64のリセット端子R即ちクリア端子 に接続されている。

基準用D型フリップフロップ64のプリセット端子PRは+Vで示す正の電源端子に接続されている。

[0023]

第1の位相差信号形成回路としての第1のD型フリップフロップ54のトリガ

入力端子TはNOT回路52を介して第1の垂直同期信号ライン44aに接続され、このデータ入力端子D及びプリセット端子PRは+Vで示す正の電源端子に接続され、このリセット端子R即ちクリア端子は基準用D型フリップフロップ64の出力端子Qに接続されている。

第2の位相差信号形成回路としての第2のD型フリップフロップ55のクロック端子TはNOT回路53を介して第2の垂直同期信号ライン44bに接続され、このデータ入力端子D及びプリセット端子PRは+Vで示す正の電源端子に接続され、このリセット端子Rは基準用D型フリップフロップ64の出力端子Qに接続されている。なお、第1及び第2のD型フリップフロップ54,55はリセット端子Rに低レベル(L)信号が入力した時にリセット状態になる。第1及び第2のD型フリップフロップ54、55からは、第1及び第2の垂直同期信号の位相差を解消するためのパルスが出力される。このパルスは映像信号の1フィールドに1個の割合で垂直帰線消去期間に発生する。

[0024]

制御手段としての第1の加算器 5 6 の一方の入力端子は第1のD型フリップフロップ 5 4 の出力端子Qに接続され、他方の入力端子はライン4 5 b を介して第2のVTR1bのコントローラ22bにおける図3のキャプスタンモータサーボ回路 3 4 a に相当するものに接続され、この出力ライン4 8 b は図2及び図4に示す第2のVTR1bのキャプスタンモータ駆動回路24bに接続されている。

第2の加算器57の一方の入力端子は第2のD型フリップフロップ55の出力端子Qに接続され、この他方の入力端子はライン45aによって図4のコントローラ22aにおける図3のキャプスタンモータサーボ回路34aに接続され、この出力ライン48aは図2及び図4に示す第1のVTR1aのキャプスタンモータ駆動回路24aに接続されている。

[0025]

次に、図5の各部の電圧波形を示す図7~図9を参照して同期化装置3の動作を説明する。図7~図9において、Vs1、Vs2はライン44a、44bの第1及び第2の垂直同期信号、V65はORゲート65の出力、V54は第1のD型フリップフロップ55の出力、V64は

基準用D型フリップフロップ64の出力、V66はORゲート66の出力、V67は NANDゲート67の出力、V68はANDゲート68の出力を示す。また、図7は第1及び第2の垂直同期信号分離回路42a、42bから得られた第1及び第2の垂直同期信号Vs1、Vs2の相互間に位相のずれがない場合の図5の各部の電圧状態を示し、図8は第1の垂直同期信号Vs1が第2の垂直同期信号Vs2よりも遅れている場合の図5の各部の電圧状態を示し、図9は図8とは逆に第2の垂直同期信号Vs2が第1の垂直同期信号Vs1よりも遅れている場合の図5の各部の電圧状態を示す。

[0026]

第1及び第2のVTR1a、1bの両方が再生モードであり、且つ各テープ7a、7bが終端(EOT)に至っていない時には、図5のVTR状態判定回路50の出力ライン63が高レベルになり、基準用D型フリップフロップ64はリセットされずに、動作可能な状態に保たれる。これに対して、第1及び第2のVTR1a、1bのいずれかが再生モードでない場合、又は第1及び第2のテープ7a、7bのいずれかがテープ終端(EOT)位置に至っている時には、VTR状態判定回路50の出力ライン63は同期化不可を示す低レベルとなり、ANDゲート68の出力も低レベルとなり、基準用D型フリップフロップ64がリセット状態に保たれ、この出力V64が低レベルに保たれ、第1及び第2のD型フリップフロップ54、55もリセット状態に保たれる。これにより、第1及び第2のD型フリップフロップ54、55の出力V54、V55が低レベルに保たれ、同期化制御が禁止状態になる。

また、図5の回路において、第1及び第2のD型フリップフロップ54、55の出力V54、V55が同時に高レベル状態になった時にNANDゲート67の出力V67が低レベル状態となり、ANDゲート68の出力V68も低レベルとなり、基準用D型フリップフロップ64がリセットされ、これにより、第1及び第2のD型フリップフロップ54、55もリセットされる。

[0027]

第1及び第2のVTR1a、1bが同期化駆動可能な状態にあり、基準用D型フリップフロップ64が動作可能な状態にある時に、第1及び第2のライン44

a、44bに第1及び第2の垂直同期信号Vs1, Vs2が入力すると、第1及び第2のNOT回路52、53で極性が反転されて第1及び第2のD型フリップフロップ54、55のクロック入力となる。第1及び第2のD型フリップフロップ54、55は垂直同期信号Vs1、Vs2のパルスの後縁即ちNOT回路52、53の出力の立上りに同期してデータ入力端子Dの高レベル信号を読み込む。しかし、基準用D型フリップフロップ64によって第1及び第2のD型フリップフロップ54、55が制御されているので、第1及び第2のD型フリップフロップ54、55はデータ入力端子Dの値即ちセット状態を継続的に保持しない。

[0028]

図7に示すように第1及び第2の垂直同期信号Vs1、Vs2が同相の場合には、 O R ゲート 6 5 の出力 V 65が第 1 及び第 2 の垂直同期信号 V s1、 V s2と同相にな る。基準用D型フリップフロップ64はORゲート65の出力V65のパルスの前 縁をクロックとしてデータ入力端子Dの信号を読み込む。図7において、t1 時 点では第1及び第2のD型フリップフロップ54、55の出力V54、V55が共に 低レベル(L)になるので、NORゲート66の出力V66は高レベル(H)であ る。従って、図7のt1 時点に示すように基準用D型フリップフロップ64の出 カV64はORゲート65の出力V65のパルスの前縁に同期して高レベルに転換す る。この結果、第1及び第2のD型フリップフロップ54、55はt1 時点から 動作可能状態になる。その後、t2 時点における第1及び第2の垂直同期信号V s1、Vs2の方形波パルスの後縁即ちNOT回路52、53の出力の立上りが第1 及び第2のD型フリップフロップ54、55にクロック信号となり、データ入力 端子Dの状態が読み込まれる。この結果、第1及び第2のD型フリップフロップ 54、55の出力V54、V55が同時に高レベルになる。このため、NANDゲー ト67の出力V67が低レベルになり、基準用D型フリップフロップ64がリセッ ト状態になり、このリセットへの転換時点が基準時間位置即ち参照時間位置とし て機能し、位相比較用の第1及び第2のD型フリップフロップ54、55もリセ ット状態になる。従って、第1及び第2のD型フリップフロップ54、55の出 カV54、V55は図7のt2 時点に示すように瞬間的に高レベルになった後に再び 低レベルに戻る。また、NANDゲート67の出力V67、ANDゲート68の出

カV68、及びNORゲート66の出力V66はt2で瞬間的に低レベルになる。

図7における第1及び第2のD型フリップフロップ54、55の出力V54、V55のパルスは無視できるほど極めて狭いので、これ等が加算器56、57を介してキャプスタンモータ15a、15bに供給されてもテープ7a、7bの速度変化は生じない。

なお、第1及び第2の垂直同期信号Vs1、Vs2は周期Tv を有して繰返して発生するので、図7の $t3\sim t4$ においても、 $t1\sim t2$ と同一の動作が生じる。

[0029]

図8に示すように、第1の垂直同期信号Vs1が第2の垂直同期信号Vs2よりも 僅かに遅れている時には、第2の垂直同期信号Vs2を基準にして第1の垂直同期 信号Vs1を追従させる動作が生じる。即ち、この場合には、ORゲート65の出 カV65が第1及び第2のら垂直同期信号Vs1, Vs2の和の信号になり、t1~t 3 の幅のパルスを含む。このV65のパルスの前縁が基準用D型フリップフロップ 64のクロック信号となり、D型フリップフロップ64の出力V64は図8のt1 時点で高レベルに転換する。この結果、図8のt1~t3区間で第1及び第2の D型フリップフロップ54、55が動作可能になる。まず、t2 時点で第2の垂 直同期信号Vs2のパルスの後縁に相当するNOT回路53の出力の立上りをクロ ック信号として第2のD型フリップフロップ55の出力V55が高レベルに転換す る。次に、t3 時点で第1の垂直同期信号Vs1のパルスの後縁に相当するNOT 回路52の出力の立上りをクロック信号として第1のD型フリップフロップ54 の出力V54が瞬間的に高レベルになる。 t 3 時点で第 1 及び第 2 のD型フリップ フロップ54、55が同時に高レベルになると、NANDゲート67の出力V67 が瞬間的に低レベルになり、基準用D型フリップフロップ64がリセットされ、 このリセット時点が参照時間位置として機能し、第1及び第2のD型フリップフ ロップ54、55もリセット状態になる。この結果、t3 時点で第1及び第2の D型フリップフロップ54、55の出力V54、V55が低レベルになる。これによ り、第1のD型フリップフロップ54からは無視できる程度の狭いパルスが発生 し、第2のD型フリップフロップ55からはt1 ~t3 の幅を有するパルスが発 生する。

図8のt4、t5 時点で第1及び第2の垂直同期信号Vs1、Vs2の次のパルスが発生すると、t1 \sim t3 区間と同様な動作がt4 \sim t6 においても生じる。

[0030]

図8において第1のD型フリップフロップ54の出力V54は図7の場合と同様にテープ7aの速度調整即ち送り調整には寄与しない。しかし、第2のD型フリップフロップ55の出力V55はt2~t3の比較的広いパルスを有するので、第1のVTR1aのテープ7aの速度調整即ち送り調整に寄与する。即ち、第2のD型フリップフロップ55の出力V55は加算器57においてライン45aの第1のVTR1aのキャプスタンサーボ信号に加算されて第1のVTR1aの駆動回路24aに送られる。駆動回路24a、24bは図4に示すように同期化装置3を経由しないでコントローラ22a、22bから直接に供給されるキャプスタンサーボ信号と同期化装置3からライン48a、48bで供給される同期化キャプスタンサーボ信号とを択一的に送出するための選択スイッチ手段69a、69bと増幅器70a、70bとを有する。選択スイッチ手段69a、69bは同期化モード時には同期化キャプスタンサーボ信号を選択し、非同期化モード時には本来のキャプスタンサーボ信号を選択する。従って、同期化モードには図5の加算器56、57の出力が増幅器70a、70bで増幅されてキャプスタンモータ15a、15bに送られる。

図8の場合には、第2の垂直同期信号Vs2の発生直後に発生する第2のD型フリップフロップ55の出力V55のパルスを伴なった同期化キャプスタンサーボ信号が第1のVTR1aの駆動回路24aで増幅されてキャプスタンモータ15aに送られる。このため、第1のキャプスタンモータ15aは図8のt2~t3区間で加速制御され、テープ7aの速度即ち送りが瞬間的に増大し、第1のテープ7aの遅れが補正される。図8のt2~t3区間は再生映像信号の垂直消去帰線期間又は表示装置2aの表示的に表示されない区間に収まるように決定されているので、表示装置2aの表示に無関係の区間でテープ7aの送り量の調整が行われる。従って、表示装置2a、2bの表示に影響を及ぼさないで同期化を達成できる。テープ7aの1回の送り量の調整で第1及び第2の垂直同期信号Vs1、Vs2が同期しない場合は、図8のt4~t6に示すように再び送り量を調整する。

なお、図8の第1及び第2のD型フリップフロップ54、55の出力パルスの幅は基準用D型フリップフロップ64の出力パルスの幅によって制御されている。なお、第1及び第2の垂直同期信号Vs1, Vs2は正常時には1/60秒毎に発生し、この誤差は数%以下であり、例えば2.5%の場合には1フィールド当り0.000425秒となる。従って、キャプタンモータ15a、15bの僅かな加速又は減速制御によって垂直同期信号Vs1, Vs2の周期の補正ができる。

[0031]

図9に示すよう第2の垂直同期信号Vs2が第1の垂直同期信号Vs1よりも遅れた場合には、第1の垂直同期信号Vs1を基準とし、この第1の垂直同期信号Vs1に第2の垂直同期信号Vs2を追従させるための同期化動作が生じる。

即ち、ORゲート65の出力V65には図9に示すように第1及び第2の垂直同 期信号Vs1、Vs2の両方のパルスが含まれる。図9における第1の垂直同期信号 Vs 1 のパルスの前縁時点 t 1で基準用D型フリップフロップ 6 4 にクロック信号 が入力すると、このD型フリップフロップ64はNORゲート66の出力V66を読 み込み、この出力V64は高レベルに転換し、第1及び第2のD型フリップフロップ 54、55が動作可能になる。第1の垂直同期信号Vs1のパルスの後縁時点t2 をクロックとして第1のD型フリップフロップ54は、データ端子Dのデータを読 み込み、この出力V54は高レベルに転換する。この結果、NORゲート66の出力 V66はt2で低レベルに転換する。図9のt3時点で第2の垂直同期信号Vs2 のパルスが発生すると、ORゲート65の出力V65が高レベルに転換し、D型フ リップフロップ64にクロック信号が入力する。この時データ入力端子Dは低レ ベル状態にあるので、D型フリップフロップ64の出力V64はt3の時点で低レ ベル状態に転換し、第1及び第2のD型フリップフロップ54、55をリセット 状態にする。これにより、第1のD型フリップフロップ54の出力は低レベル状 態に転換する。t3時点で発生した第2の垂直同期信号レベルVs2のパルスの後 縁即ちNOT回路53の出力の立上りが第2のD型フリップフロップ55のクロック 信号として入力するが、第2のD型フリップフロップ55はリセット状態に保た れており、動作不可能な状態にあるので、第2のD型フリップフロップ55の出 力V55の低レベルは保持される。

[0032]

第1のフリップフロップ54の出力V54は加算器56において第2のVTR1bの出力ライン45bのキャプスタンモータサーボ制御信号に加算されて第2のVTR1bのキャプスタン駆動回路24bに入力する。駆動回路24bはスイッチ手段69bでライン48bの同期化制御信号を選択し、これを増幅器70bで増幅してキャプスタンモータ15bに送る。これにより、遅れ側の第2のVTR1bのキャプスタンモータ15bが加速制御され、テープ7bの送りが瞬間的に高められ、第1の垂直同期信号Vs1に第2の垂直同期信号Vs2を追従させる動作が生じる。キャプスタンモータ15bの1回の加速制御で第1及び第2のVTR1a、1bの同期がとれない時には図9のt4~t5に示すようにt1~t3と同一の動作を繰返す。

[0033]

本実施例は次の効果を有する。

- (1) 第1及び第2の垂直同期信号分離回路42a、42bと図5に示すフリップフロップ54、55、64とゲート65~68から成る簡単な同期化信号作成回路43を付加することによって第1及び第2のVTR1a、1bの同期化が可能になる。
- (2) 外部基準信号を使用しないで、遅れ側の垂直同期信号によって参照時間 位置を決定し、これと第1及び第2の垂直同期信号との位相差を求め、遅れ側の VTRのキャプスタンモータを加速制御する方式であるので、比較的簡単な構成 によって第1及び第2のVTR1a、1bの同期化が可能になる。
- (3) 第1のD型フリップフロップ54の出力パルス又は第2のD型フリップフロップ55の出力パルスは垂直帰線消去期間又は表示面に画像の出ない期間に発生するので、表示画像に影響を与えないで、同期化を図ることができる。
- (4) 同期化用のキャプスタンサーボ信号を通常のキャプスタンサーボ信号と独立に形成し、いずれか一方をスイッチ手段69a、69bで選択する構成であるので、汎用のVTRの付加装置として同期化装置3を構成することができ、システム全体の低コスト化を図ることができる。
- (5) VTR状態判定回路50を設けたので、誤まった同期化動作を防ぐこと

ができる。

[0034]

【第2の実施例】

次に、図10~図15を参照して第2の実施例の映像信号再生システムを説明する。但し、図10~図15において図1~図9と実質的に同一の部分には同一の符号を付してその説明を省略する。

[0035]

第2に実施例の映像信号再生システムは図10に示すように、図1の2台のVTRシステムに第3のVTR1cと第3の表示装置2cとを付加し、3台のVTR1a、1b、1cのための同期化装置3′を設けたものである。図10の3台のVTR1a、1b、1cを同期化するシステムの基本原理は、図1の2台のVTR1a、1bを同期化するシステムと同一である。図10では第1、第2及び第3のVTR1a、1b、1cの出力が第1、第2及び第3の表示装置2a、2b、2cに対して独立に接続されているが、破線で示すように1台の表示装置2bに3台のVTR1a、1b、1cの映像信号を送り、1つの表示面に相互に関係を有する3つの映像信号の合成画像を表示することもできる。

[0036]

第2の実施例で追加された第3のVTR1cは第1及び第2のVTR1a、1bと同一に構成されている。従って、第3のVTR1cの詳細な説明は省略する。なお、第3のVTR1cにおいて第1及び第2の実施例1a、1bと実質的に同一の部分には同一の参照番号を付し、添字cによって第1及び第2のVTR1a、1bと区別することにする。

[0037]

同期化装置3 がは、図11に示すように第1、第2及び第3の垂直同期信号分離回路42a、42b、42cと同期化信号作成回路43 がとから成る。図11の第1及び第2の垂直同期信号分離回路42a、42bは図4で同一の符号で示すものと同一に構成されている。また、第3の垂直同期信号分離回路42cも第1及び第2の垂直同期信号分離回路42a、42bと同一に構成されている。但し、第3の垂直同期信号分離回路42cは第3のVTR1cの映像信号出力端子

26cとコントローラ出力端子41cに接続され、第3のVTR1cの再生映像信号から第3の垂直同期信号Vs3を分離して同期信号作成回路43′に送る。

[0038]

図11の同期化信号作成回路43′は、第1の実施例の同期化信号作成回路43と同一の原理で第1、第2及び第3の垂直同期信号を同期化するための同期化キャプスタンモータ制御信号を形成するものであり、第1、第2及び第3の垂直同期信号分離回路42a、42b、42cにライン44a、44b、44cで接続され、また、第1のVTR1aの端子38a、39a、40a、49aに接続され、また第2のVTR1bの端子38b、39b、40b、49bに接続され、また、第3のVTR1cの端子38c、39c、40c、49cに接続されている。なお、第3のVTR1cの端子26c、38c、39c、40c、49cは、第1及び第2のVTR1a、1bの端子26a、26b、38a、38b、39a、39b、40a、40b、49a、49bと実質的に同一のものである。また、図11では同期化信号作成回路43′の第2の出力ライン48bの接続が省略されているが、これは第2のVTR1bの端子49bに接続される。また、第3の出力ライン48cは第3のVTR1cの端子49cに接続されている。

[0039]

第2の実施例の同期化信号作成回路43 ′ は図12に示すように、図5と同様な第1及び第2のD型フリップフロップ54、55を有する他に第3のD型フリップフロップ70を有し、更に、図5と同様な第1及び第2の加算器56、57を有する他に第3の加算器88を有し、更に、第1、第2、第3の入力制限用ANDゲート71、72、73と、参照時間位置決定回路51 ′ と、位相反転信号形成用の第1、第2及び第3のNOT回路81、82、83と、第1の論理回路としての3入力ORゲート84と、第2、第3及び第4の論理回路としての第1、第2及び第3の出力パルス形成及び制限用ANDゲート85、86、87とを有する。なお、位相差信号形成回路は、2つのD型フリップフロップ54、55、56と、ORゲート84と、3つのNOT回路81,82,83と、3つのANDゲート85,86,87で構成されている。

[0040]

第1、第2及び第3の入力制限用ANDゲート71、72、73の一方の入力端子は第1、第2及び第3の垂直同期信号ライン44a、44b、44cにそれぞれ接続され、他方の入力端子は、第1、第2及び第3の再生指令ライン46a、46b、46cによって第1、第2及び第3のVTR1a、1b、1cの端子39a,39b、39cにそれぞれ接続されている。従って、第1、第2及び第3のP生指令ライン46a、46b、46cに第1、第2及び第3のVTR1a、1b、1cが再生モード中であることを示す高レベル信号が供給されている時にのみ第1、第2及び第3の垂直同期信号Vs1、Vs2、Vs3が第1、第2及び第3の入力制限用ANDゲート71、72、73を通過する。この結果、第1及び第2の第3のVTR1a、1b、1cの再生モード以外にノイズ等で誤って同期化信号作成回路43′が動作することを禁止できる。

[0041]

第1、第2及び第3の位相差信号形成回路又は比較手段を構成するための第1、第2及び第3のD型フリップフロップ54、55、70のクロック端子Tは第1、第2及び第3の入力制限用ANDゲート71、72、73に接続され、これ等のデータ入力端子D及びプリセット端子PRは正の電源端子+Vに接続され、これ等のリセット端子Rは参照時間位置決定回路51′のANDゲート77に接続されている。

[0042]

参照時間位置決定回路51 / は、第1、第2及び第3のORゲート74、75、76と、1つの3入力NANDゲート77と、3っのNOT回路78、79、80とから成る。第1、第2及び第3のORゲート74、75、76の一方の入力端子は第1、第2及び第3のD型フリップフロップ54、55、70の出力端子Qにそれぞれ接続され、これ等の他方の入力端子はNOT回路78、79、80を介して第1、第2及び第3の再生指令ライン46a、46b、46cに接続されている。参照時間位置決定用論理回路としてのNANDゲート77の第1、第2及び第3の入力端子は第1、第2及び第3のORゲート74、75、76に接続されている。なお、NAND77の3つの入力端子を第1、第2及び第3のD型フリップフロップ54、55、70に直接に接続することもできる。

[0043]

位相差信号形成回路の一部として機能するORゲート84の第1、第2及び第3の入力端子は第1、第2及び第3のD型フリップフロップ54、55、70の出力端子Qに接続されている。第1、第2及び第3の出力パルス形成及び制限用ANDゲート85、86、87の第1の入力端子は第1、第2及び第3のNOT回路81、82、83を介して第1、第2及び第3のD型フリップフロップ54、55、70に接続され、これ等の第2の入力端子はORゲート84にそれぞれ接続され、これ等の第3の入力端子は第1、第2及び第3の再生指令ライン46a、46b、46cにそれぞれ接続されている。なお、ANDゲート85,86,87をNOT回路81,82,83を介さないでフリップフリップ54,55,70の位相反転出力端子に接続することができる。

[0044]

制御手段としての第1の加算器56の一方の入力端子は第1のVTR1aのキ ャプスタンモータ制御信号ライン45 aに接続され、他方の入力端子は第1の出 カパルス形成及び制限用ANDゲート85に接続され、この出力端子はライン4 8aによって第1のVTR1aのキャプスタンモータ駆動回路24aの入力端子 49aに接続されている。第2の加算器57の一方の入力端子は第2のVTR1 bのキャプスタンモータ制御信号ライン45bに接続され、この他方の入力端子 は第2の出力パルス形成及び制限用ANDゲート86に接続され、この出力端子 はライン48bによって第2のVTR1bのキャプスタンモータ駆動回路24b の入力端子49bの接続されている。第3の加算器88の一方の入力端子は第3 のVTR1cのキャプスタンモータ制御信号ライン45cに接続され、この他方 の入力端子は第3の出力パルス形成及び制限用ANDゲート87に接続され、こ の出力端子はライン48cによって第3のVTR1cのキャプスタンモータ駆動 回路の入力端子49cに接続されている。従って、第1、第2及び第3の加算器 56、57、58は、第1、第2及び第3のVTR1a、1b、1cの通常のキ ャプスタンモータ制御信号に対して第1、第2及び第3の出力パルス形成及び制 限用ANDゲート85、86、87から得られた加速用パルスを加算して第1、 第2及び第3のVTR1a、1bに送る。

[0045]

次に、図12の各部の電圧状態を示す図14、図15及び図16の波形図を参照して第2の実施例の再生システムの動作の説明をする。

今、第1、第2及び第3のVTR1a、1b、1cが再生モード中であるとすれば、第1、第2及び第3のVTR1a、1b、1cの再生映像信号から分離された第1、第2及び第3の垂直同期信号Vs1、Vs2、Vs3が第1、第2及び第3のD型フリップフロップ54、55、70にクロック信号として入力する。もし、第1、第2及び第3の垂直同期信号Vs1、Vs2、Vs3が図13のt1~t2に示すように同相であれば、これ等のパルスの前縁に応答してD型フリップフロップ54、55、70の出力V54、V55、V70が図13のt1において同時に高レベルに転換する。この結果、参照時間位置決定回路51′のORゲート74、75、76の出力V74、V75、V76が高レベルになり、NANDゲート77の出力V77が低レベルになる。このため、第1、第2及び第3のD型フリップフロップ54、55、70がt1時点直後にリセット状態となり、これ等の出力V54、V55、V70は低レベルに戻る。この結果、参照時間位置決定回路51′の出力V77がt1時点直後に高レベルに戻り、第1、第2及び第3のD型フリップフロップ54、55、70が動作可能状態になる。

[0046]

図13の同相状態の時には、ORゲート84の出力がt1に示すように瞬間的に高くなり、NOT回路81、82、83の出力(図示せず)がt1時点で瞬間的に低レベルになる。このため、第1、第2及び第3の出力パルス形成及び制御用ANDゲート85、86、87の出力V85, V86, V87は常に低レベルに保たれ、第1、第2及び第3の加算器56、57、58においてパルスの加算が生じない。従って、ライン45a,45b,45cのキャプスタンモータ制御信号がそのままライン48a,48b,48cに送られ、第1、第2及び第3のVTR1a、1b、1cにおいて第1、第2及び第3の垂直同期信号の位相調整は行われない。周期Tv後の図13のt3時点で次の垂直同期信号Vs1,Vs2、Vs3が発生した時にもt1時点と同様な動作が生じる。

[0047]

図14に示すように、第1の垂直同期信号Vs1の位相が第2及び第3の垂直 同期信号V72、V73よりも進んでおり、第2の垂直同期信号V s 2の位相が第1 及び第3の垂直同期信号Vs1、Vs3よりも遅れており、第3の垂直同期信号 Vs3の位相が第1及び第2の垂直同期信号Vs1、Vs2の中間にある場合に は、第2及び第3の出力パルス形成及び制限用ANDゲート86、87の出力V 86、V87にパルスが含まれる。即ち、図14において、 t1~ t 2 で第1の垂直 同期信号Vs1のパルスが発生し、t2~t3で第3の垂直同期信号Vs3のパ ルスが発生し、t4~t5で第2の垂直同期信号Vs2のパルスが発生する場合 には、第1の垂直同期信号Vs1のパルスの前縁に相当するt1時点でまず第1の D型フリップフロップ 5 4 の出力 V 54が高レベルに転換する。次に、第 3 の垂直 同期信号Vs3のパルスの前縁に相当するt2時点で第3のD型フリップフロップ 70の出力V70が高レベルに転換する。次に、第2の垂直同期信号Vs2のパル スの前縁に相当するt4時点で第2のD型フリップフロップ55の出力V55が 高レベルに転換する。この結果、 t 4時点で 3 つの D 型フリップフロップ 5 4 、 55、70の出力の全部が同時に高レベルになり、参照時間位置決定回路51′ のNANDゲート77の出力V77が低レベルになり、第1、第2及び第3のD 型フリップフロップ54、55、70がリセット状態になり、これ等の出力V54 、V55、V70が低レベルにそれぞれ戻る。この結果、NANDゲート77の出力 V77が高レベルに戻り、第1、第2及び第3のD型フリップフロップ54、55 、70のリセット状態が解除され、動作可能状態になる。図14における第1、 第2及び第3のD型フリップフロップ54、55、70の出力V54、V55、V70 のパルスは、最も遅れている第2の垂直同期信号 V s 2のパルスの前縁に相当す る基準時間位置と各垂直同期信号 V s 1、 V s 2、 V s 3のパルスの前縁との位相 差に相当する幅を有する。従って、第1、第2及び第3のD型フリップフロップ 54、55、70は位相比較手段として機能し、また参照位時間位置定回路51 ´は位相比較の基準位相即ち参照位置を決定する機能を有する。

[0048]

図14においては、ORゲート84の出力V84が $t1\sim t4$ 期間で高レベルになり、この $t1\sim t4$ 期間においてのみNOT回路81、82、83の出力がA

NDゲート85、86、87を通過する。第1のNOT回路81の出力は第1の D型フリップフリップ54の出力V54の位相反転出力であるので、第1の出力 パルス形成及び制限用ANDゲート85の出力は低レベル即ちゼロ状態に保たれ る。この結果、位相が最も進んでいる第1のVTR1aの位相調整は行われない

図14のt1~t4期間で第2のNOT回路82の出力はt4時点を除いて高 レベルになるので、第2の出力パルス形成及び制限用ANDゲート86の出力V 86はt1~t4の全期間で高レベルとなる。この第2の出力パルス形成及び制限 用ANDゲート86の出力V86は第2の加算器57で第2のVTR1bのキャプ スタンモータ制御信号に加算されるので、第2のVTR1bのキャプスタンモー タは図14のt1~t4の区間で加速制御され、第2の垂直同期信号Vs2を第 1の垂直同期信号に追従させるための同期化動作が生じる。また、図14のt1 ~t4期間において、第3のNOT回路83の出力がt2~t4の期間で低レベ ル、t1~t2期間では高レベルになるので、第3の出力パルス形成及び制限用 ANDゲート87の出力V87はt1~t2期間で高レベルになる。この結果、第 3の加算器88では第3のVTR1cのキャプスタンモータ制御信号に第3の出 カパルス形成及び制限用ANDゲート87の出力V87が加算されて同期化制御信 号が形成され、図14のt1~t2期間において第3のVTR1cのキャプスタ ンモータが加速制御され、第2の垂直同期信号Vs2を第1の垂直同期信号Vs1 に追従させる動作が生じる。図14のt1~t4の同期化制御で第1、第2及び 第3の垂直同期信号Vs1、Vs2、Vs3が同期状態にならない時には、図14 のt6以後においてt1~t4と同一の同期化制御が生じる。

[0049]

図15は第1及び第3のVTR1a、1cが再生モードにあり、第2のVTR1bが停止モードにある場合の図12の各部の状態を示す。この図15ではt1~t2期間に第3の垂直同期信号Vs3のパルスが発生し、t3~t4期間に第1の垂直同期信号Vs1のパルスが発生している。t1時点で第3の垂直同期信号Vs3のパルスが発生すると、第3のD型フリップフロップ70の出力V70が高レベルに転換する。その後t3時点で第1の垂直同期信号Vs1のパルスが発

生すると、第1のD型フリップフロップ54の出力が高レベルに転換し、参照時間位置決定回路51′のORゲート74の出力V74が高レベルになる。第2の再生指令ライン46bは停止のために低レベルであり、NOT回路79の出力及びORゲート75の出力V75は常に高レベルに保たれている。従って、図15のt3時点でNANDゲート77の全入力が高レベルになり、この出力V77が低レベルになる。このため、第1、第2及び第3のD型フリップフロップ54、55、70がリセットされ、第1及び第3のD型フリップフロップ54、70の出力V54、V70が低レベルに戻る。

出力パルス形成及び制限用ORゲート84の出力V84は図15のt1~t3期間で高レベルになる。従って、t1~t3期間で第1の出力パルス形成及び制限用ANDゲート85の出力V85が高レベルになる。この出力V85は第1の加算器56において第1のVTR1aのキャプスタンモータ制御信号に加算され、第1のVTR1aの駆動回路24aに送られる。これにより、第3の垂直同期信号Vs3に第1の垂直同期信号Vs1を追従させる動作が生じる。t1~t3の動作で第1及び第3の垂直同期信号Vs1、Vs3の同期がとれない時はt5から再びt1~t3と同様な同期化動作が生じる。

[0050]

なお、図15の状態で第2のVTR1bが停止モードから再生モードに転換すると、第2の入力制御用ANDゲート72を第2の垂直同期信号Vs2が通過し、図14と同様な動作が生じる。また第2の出力パルス形成及び制限用AND回路86に制限が解除される。

[0051]

この第2の実施例においても、最も遅れた垂直同期信号を基準にした位相比較動作が第1、第2及び第3のD型フリップフロップ54,55,70で得られ、これに基づいて加速パルスが形成され、同期化制御が行われるので、第1の実施例と同様な効果を得ることができる。即ち、フリップフロップ54,55,70と論理回路の組み合せから成る簡単な回路で3つの垂直同期信号Vs1、Vs2、Vs3の同期化が達成させる。

また、第2の実施例では、3台VTR1a、1b、1cの中の選択された2台

の同期駆動が可能になる。

[0052]

【変形例】

本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。

- (1) 図16に示すように、図5の第1及び第2の加算器56、57の代わりに第1及び第2の減算器56、57、を設け、これ等の正入力端子を第1及び第2のVTR1a、1bのキャプスタンモータ制御信号ライン45a、45bに接続し、この負入力端子を第1及び第2のD型フリップフロップ54,55に接続し、この出力端子をライン48a、48bを介して第1及び第のVTR1a、1bの駆動回路24a、24bに接続することができる。この場合には、例えば図8において、第2のD型フリップフロップ55の出力V55がキャプスタンモータ制御信号から減算されるために、第2のVTR1bのキャプスタンモータ15bが減速制御され、第2の垂直同期信号Vs2を第1の垂直同期信号Vs1に追従させるように遅らせる動作が生じ、第1の実施例と同一の効果が得られる。なお、図16において図5と実質的に同一の部分には同一の符号が付されている
- (2) 図12の加算器56,57,88を図17に示すように減算器56、57、88'とし、これ等の負入力端子をANDゲート85'、86'、87'のみを介して図12の第1、第2及び第3のD型フリップフロップ54、55、70に接続することができる。これにより、例えば図14の第1及び第3のD型フリップフロップ54,70の出力V54,V70がライン45a、45cの通常のキャプスタンモータ制御信号から減算され、第1及び第3のVTR1a、1cのキャプスタンモータが減速制御され、第1及び第3の垂直同期信号Vs1,Vs3が最も遅れている第2の垂直同期信号Vs2に同期化され、第2の実施例と同一の効果が得られる。なお、図17のANDゲート85'、86'、87'は出力制限用である。また、図17において図12と実質的に同一の部分には同一の符号が付されている。
- (3) 第2の実施例においても、第1の実施例のテープ終端検出回路36aと

同様なものの出力を利用し、テープ終端でない時にのみ垂直同期信号 V s 1, V s 2、 V s 3 が A N D ゲート 7 1, 7 2, 7 3 を通過するようにすること及び A N D ゲート 7 1, 7 2, 7 3 を有効にすることができる。

- (4) 3台よりも多いVTRの同期化にも本発明を適用することができる。
- (5) 図1において、同期化装置3を第1及び第2のVTR1a、1bと一体化した構成にすることができる。また、図10において同期化装置3'を第1、第2及び第3のVTR1a、1b、1cに一体化することができる。また、図1において第1及び第2のVTR1a、1bに同期化装置3をそれぞれ一体化即ち内蔵させ、第1及び第2のVTR1a、1bの同期化が必要な場合はいずれか一方の同期化装置3のみを使用することができる。また、図10においても、第1、第2及び第3のVTR1a、1b、1cに同期化装置3'をそれぞれ一体化即ち内蔵させ、同期化が必要な場合はいずれか1つの同期化装置のみを使用することができる。
- (6) 第1の実施例の加算器 56,57及び第2の実施例の加算器 56,57,88及び図16の減算器 56,57、88,8VTR1a、1b、1cのキャプスタンモータ駆動回路 24a、24b等の中に設けることができる。この場合には、図4のスイッチ手段 69a、69bを省くことができる。
- (7) ビデオCDやDVDのように記録媒体ディスクを使用して映像信号を再生する装置にも本発明を適用することができる。この場合には、VTRのキャプスタンモータを制御する代りに、ディスクの回転モータの回転速度又は再生回路のD/A変換器の入力側に設けられているバッファメモリの読み出し速度を第1、第2及び第3のD型フリップフロップ54,55,70の出力に基づいて制御する。
- (8) 図5及び図16においてフリップフロップ54、55の出力を積分回路即ちローパスフィルタを介して加算器56、57又は減算器56′、57′に入力させることができる。また図12及び図17において、ANDゲート回路85、86、87又は85′、86′、87′の出力を積分回路即ちローパスフィルタを介して加算器56、57、58又は減算器56′、57′、58′に入力させることができる。

- (9) VTR1a、1b、1cを周知の8mmVTRに置き換えることができる。
- (10)図5及び図12の加算器56、57及び88の代わりに、図18に示 すような信号選択回路90をそれぞれ設けることができる。図18の信号選択回 路90はスイッチ91と逆流阻止用ダイオード92とから成る。スイッチ91は キャプスタンモータ制御信号ライン45a又は45b又は45cと出力ライン4 8 a 又は 4 8 b 又は 4 8 c との間に接続された例えばトランジスタのような電子 スイッチであって、同期化信号ライン93のパルスに応答してオフになる。同期 化信号ライン93はダイオード92を介して出力ライン48a、又は48b又は 48cに接続されている。なお、図18の同期化信号ライン93は、図5のフリ ップフロップ54又は55の出力ライン又は図12のANDゲート85、86、 87の出力ラインに相当している。従って、例えば図8において、t2~t3に 示すV55のパルスが発生すると、スイッチ91がオフになり、V55のパルスが出 カライン48bに送出され、キャプスタンモータ15bは加速制御される。ライ ン93に図8のt2~t3のV55のような同期化パルスが発生していない時には、 スイッチ91がオンに保たれ、通常のキャプスタンサーボが実行される。なお、 ライン93の同期化パルスの電圧振幅値はライン45a又は45b又は45cの キャプスタンモータ制御信号の最大電圧値よりも高く設定する。この図18の選 択回路90を使用しても加算器56、57、88を使用する場合と同一の効果を 得ることができる。

なお、図18のライン93にキャプスタンモータ15a、15b、等を減速させることができるパルスを入力させるように構成すれば、図16及び図17の減算器56′、57′、88′を図18の選択回路90に置き換えることができる

【図面の簡単な説明】

【図1】

本発明の第1の実施例の映像信号再生システムを示すブロック図である。

【図2】

図1の第1及び第2のVTRと同期化装置を詳しく示すブロック図である。

【図3】

図2のコントローラを等価的に示すブロック図である。

【図4】

図2の第1及び第2のVTRの一部と同期化装置とを更に詳しく示すブロック 図である。

【図5】

図4の同期化信号作成回路を詳しく示す回路図である。

【図6】

図6のVTR状態判定回路を詳しく示す回路図である。

【図7】

第1及び第2の垂直同期信号の位相ずれのない場合の図5の各部の電圧状態を 示す波形図である。

【図8】

第1の垂直同期信号が第2の垂直同期信号よりも遅れている場合の図5の各部 の電圧状態を示す波形図である。

【図9】

第2の垂直同期信号が第1の垂直同期信号よりも大幅に遅れている場合の図5 の各部の電圧状態を示す波形図である。

【図10】

第2の実施例の映像信号再生システムを示すブロック図である。

【図11】

図10の第1、第2及び第3のVTRの一部と同期化装置とを詳しく示すブロック図である。

【図12】

図11の同期化信号作成回路を詳しく示す回路図である。

【図13】

第1、第2及び第3の垂直同期信号が同相の場合の図12の各部の電圧状態を 示す波形図である。

【図14】

第1、第2及び第3の垂直同期信号に位相ずれがある場合の図12の各部の電 圧状態を示す波形図である。

【図15】

第2のVTRが停止モードにある場合の図12の各部の電圧状態を示す波形図である。

【図16】

図5の変形例の同期化信号作成回路の一部を示す回路図である。

【図17】

図12の変形例の同期化信号作成回路の一部を示す回路図である。

【図18】


本発明の変形例の同期化信号作成回路の一部を示す回路図である。

【符号の説明】


1 a, 1 b, 1 c	VTR
3, 3'	同期化装置
15a,15b	キャプスタンモータ
42a,42b	垂直同期信号分離回路
4 3	同期化信号作成回路
54, 55, 70	位相比較用D型フリップフロップ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】









【図15】




【図16】



【図17】



【図18】



【書類名】 要約書

【要約】

【課題】 複数台のVTRを同期化再生駆動する装置が複雑且つ高価になった。

【解決手段】 第1及び第2のVTR1a、1bから得られた映像信号から第1及び第2の垂直同期信号を分離する。第1及び第2の垂直同期信号の内で位相の遅れている方を基準にして基準時間位置を決定し、この基準時間位置と第1及び第2の垂直同期信号との位相差信号をD型フリップフロップで作成する。D型フリップフロップの出力パルスによって遅れている方の垂直同期信号を発生しているVTRのキャプスタンモータを加速制御し、第1及び第2の垂直同期信号の同期化を図る。

【選択図】 図4

出願人履歴情報

識別番号

[000003676]

1. 変更年月日

1990年 8月27日

[変更理由]

新規登録

住 所

東京都武蔵野市中町3丁目7番3号

氏 名

ティアック株式会社